Digital Correlator IP core
(Page 2)

       Digital Correlator เป็น Intellectual Property (IP) core ที่พัฒนาขึ้นจากภาษา VHDL ซึ่งทำหน้าตามรอย (Tracking) สัญญาณจีพีเอสในดาวเทียมแต่ละดวง โดยภายใน IP Core ประกอบไปด้วยวงจรหลักๆ ดังนี้ Code Generator ทำหน้าสร้างสัญญาณ C/A-code (Coarse/Acquisition) ของดาวเทียมแต่ละดวง, Code NCO (Numerical Control Oscillator) ทำหน้าที่สร้างสัญญาณควบคุมในการสร้าง C/A Code ของ Code Generator, Carrier NCO ที่ทำหน้าที่สร้างสัญญาณ Sin และ Cos เพื่อใช้ในการปรับค่าถี่ที่ผิดพลาดจากการเกิดปรากฏการณ์ Doppler Shift เกิดขึ้น mixer และ Accumulator เป็นต้น

Specifications
* Portable VHDL-based IP core
* 2-bit sign and magnitude signal input
* Memory control logic for ARM60 microprocessor
* Individual tracking-module activation and control
* Use in NAVSTAR GPS satellite navigation receivers

คำอธิบายรูป
โครงสร้างของผังวงจร Digital Correlator core

Reference
ชรัณ  มีนกาญจน์ และ ชำนาญ  ปัญญาใส "ระบบนำร่องด้วยดาวเทียม และวิธีการประยุกต์ใช้" การประชุมวิชาประจำปี 2543 ของศูนย์เทคโนโลยีอิเล็กทรอนิกส์และคอมพิวเตอร์แห่งชาติ วันที่ 24-25 มิถุนายน 2543 ณ. ศูนย์ประชุมสหประชาชาติ ถนนราชดำเนิน กรุงเทพฯ
สุธา อาภานุพงศ์, วัชรากร หนูทอง, เจนวิทย์ ศรีหารักษา, ชรัณ มีนกาญจน์, จันทิรา เจือกโว้น, สุวิชา จิรายุเจริญศักดิ์, ชำนาญ ปัญญาใส และ สวัสดิ์ ตันติพันธุ์วดี "การออกแบบและพัฒนา GPS chip ด้วยภาษา VHDL" การประชุมวิชาประจำปี 2543 ของศูนย์เทคโนโลยีอิเล็กทรอนิกส์และคอมพิวเตอร์แห่งชาติ วันที่ 24-25 มิถุนายน 2543 ณ. ศูนย์ประชุมสหประชาชาติ ถนนราชดำเนิน กรุงเทพฯ
สุธา อาภานุพงศ์, วัชรากร หนูทอง, เจนวิทย์ ศรีหารักษา, ชรัณ มีนกาญจน์, จันทิรา เจือกโว้น, สุวิชา จิรายุเจริญศักดิ์, ชำนาญ ปัญญาใส และ สวัสดิ์ ตันติพันธุ์วดี "การออกแบบชิพจีพีเอสขนาด 12 ช่องสัญญาณโดยใช้เอฟพีจีเอ" การประชุมวิชาทางวิศวกรรมไฟฟ้า ครั้งที่ 23 วันที่ 23-24 พฤศจิกายน 2543 ณ. มหาวิทยาลัยเชียงใหม่