

Digital Phase-Locked Loop (DPLL)


IP Cores




NECTEC
Electronic • Computer • Telecommunication • Information

หลักการและเหตุผล


ปัจจุบันการออกแบบวงจรรวมมีการนำร่องที่มีการออกแบบไปไว้แล้วในรูปของ Intellectual Property (IP) core มาใช้ใหม่โดยผ่านการจ่ายค่าใช้จ่ายในการซื้อ license fee เป็นสิ่งที่จำเป็นที่ TIDI ในฐานะที่เป็นหน่วยงานรับออกแบบ IC มีข้อความสามารถในการพัฒนา library of IP Cores ของตนเองเพื่อสามารถตอบสนองความต้องการของลูกค้าได้อย่างมีประสิทธิภาพ DPLL ซึ่งเป็นวงจรที่ใช้อย่างแพร่หลายโดยเฉพาะอย่างยิ่งในระบบสื่อสารแบบไร้สายเพื่osynchronize local และ external clock เป็นหนึ่งใน IP สำคัญที่ TIDI ทำการพัฒนา DPLL สองแบบที่ใช้สถาปัตยกรรม phase-select และ frequency-select ได้ถูกออกแบบในรูป soft IP cores โดยใช้ภาษา Verilog-HDL และประเมินประสิทธิภาพบน Xilinx FPGA chip ผลที่ได้แสดงถึงประสิทธิภาพของ DPLL ทั้งสองตัวว่ามีความเหมาะสมสำหรับการใช้งานในระบบสื่อสารแบบไร้สาย สมัยใหม่ ผลการเปรียบเทียบโดยละเอียดได้ถูกรายงานใน [1] เป้าหมายของ DPLL ทั้งสองตัวคือการนำไปใช้ในวงจร clock and data recovery



Frequency-select DPLL



Examples of the DPLL acquiring lock,



(a)-(b) phase-select (c)-(d) frequency-select

ข้อมูลจำเพาะ

- Portable Verilog-based IP cores
- Phase and frequency select architectures
- Xilinx FPGA verified
- 0.8 μ m CMOS hard cores
- 1.56 % Jitter
- Up to 10% lock range

Reference

- [1] N. Niwejchiyan, P. Israsena, and M. Thamsirianunt, *Comparison of Digital Phase-locked Loops IP Cores using Phase and Frequency Selection Techniques*, Proc. ISCIT02